欧美精品一区二区三区久久_国外b2b网站毛片_亚洲国产精品久久久久久69_久久91久久久久麻豆精品_日日爽夜夜操_91看片免费在线观看

?

高整電路板在PCB布局時(shí)需要非常注意，稍不細(xì)心，就可能帶來(lái)電磁兼容以及干擾的問(wèn)題。現(xiàn)在給大家介紹一些實(shí)用的布線指南。

印制電路板（PCB）布線在高速電路中具有關(guān)鍵的作用，但它往往是電路設(shè)計(jì)過(guò)程的最后幾個(gè)步驟之一。高速PCB布線有很多方面的問(wèn)題，關(guān)于這個(gè)題目已有人撰寫了大量的文獻(xiàn)。本文主要從實(shí)踐的角度來(lái)探討高速電路的布線問(wèn)題。主要目的在于幫助新用戶當(dāng)設(shè)計(jì)高速電路PCB布線時(shí)對(duì)需要考慮的多種不同問(wèn)題引起注意。另一個(gè)目的是為已經(jīng)有一段時(shí)間沒(méi)接觸PCB布線的客戶提供一種復(fù)習(xí)資料。由于版面有限，本文不可能詳細(xì)地論述所有的問(wèn)題，但是我們將討論對(duì)提高電路性能、縮短設(shè)計(jì)時(shí)間、節(jié)省修改時(shí)間具有最大成效的關(guān)鍵部分。

雖然這里主要針對(duì)與高速運(yùn)算放大器有關(guān)的電路，但是這里所討論的問(wèn)題和方法對(duì)用于大多數(shù)其它高速模擬電路的布線是普遍適用的。當(dāng)運(yùn)算放大器工作在很高的射頻（RF）頻段時(shí)，電路的性能很大程度上取決于PCB布線。“圖紙”上看起來(lái)很好的高性能電路設(shè)計(jì)，如果由于布線時(shí)粗心馬虎受到影響，最后只能得到普通的性能。在整個(gè)布線過(guò)程中預(yù)先考慮并注意重要的細(xì)節(jié)會(huì)有助于確保預(yù)期的電路性能。

原理圖
盡管優(yōu)良的原理圖不能保證好的布線，但是好的布線開始于優(yōu)良的原理圖。在繪制原理圖時(shí)要深思熟慮，并且必須考慮整個(gè)電路的信號(hào)流向。如果在原理圖中從左到右具有正常穩(wěn)定的信號(hào)流，那么在PCB上也應(yīng)具有同樣好的信號(hào)流。在原理圖上盡可能多給出有用的信息。因?yàn)橛袝r(shí)候電路設(shè)計(jì)工程師不在，客戶會(huì)要求我們幫助解決電路的問(wèn)題，從事此工作的設(shè)計(jì)師、技術(shù)員和工程師都會(huì)非常感激，也包括我們。

除了普通的參考標(biāo)識(shí)符、功耗和誤差容限外，原理圖中還應(yīng)該給出哪些信息呢？下面給出一些建議，可以將普通的原理圖變成一流的原理圖。加入波形、有關(guān)外殼的機(jī)械信息、印制線長(zhǎng)度、空白區(qū)；標(biāo)明哪些元件需要置于PCB上面；給出調(diào)整信息、元件取值范圍、散熱信息、控制阻抗印制線、注釋、扼要的電路動(dòng)作描述……(以及其它)。

誰(shuí)都別信
如果不是你自己設(shè)計(jì)布線，一定要留出充裕的時(shí)間仔細(xì)檢查布線人的設(shè)計(jì)。在這點(diǎn)上很小的預(yù)防抵得上一百倍的補(bǔ)救。不要指望布線的人能理解你的想法。在布線設(shè)計(jì)過(guò)程的初期你的意見和指導(dǎo)是最重要的。你能提供的信息越多，并且整個(gè)布線過(guò)程中你介入的越多，結(jié)果得到的PCB就會(huì)越好。給布線設(shè)計(jì)工程師設(shè)置一個(gè)暫定的完成點(diǎn)——按照你想要的布線進(jìn)展報(bào)告快速檢查。這種“閉合環(huán)路”方法可以防止布線誤入歧途，從而將返工的可能性降至最低。

需要給布線工程師的指示包括：電路功能的簡(jiǎn)短描述，標(biāo)明輸入和輸出位置的PCB略圖，PCB層疊信息（例如，板子有多厚，有多少層，各信號(hào)層和接地平面的詳細(xì)信息——功耗、地線、模擬信號(hào)、數(shù)字信號(hào)和RF信號(hào)）；各層需要那些信號(hào)；要求重要元件的放置位置；旁路元件的確切位置；哪些印制線很重要；哪些線路需要控制阻抗印制線；哪些線路需要匹配長(zhǎng)度；元件的尺寸；哪些印制線需要彼此遠(yuǎn)離（或靠近）；哪些線路需要彼此遠(yuǎn)離（或靠近）；哪些元器件需要彼此遠(yuǎn)離（或靠近）；哪些元器件要放在PCB的上面，哪些放在下面。永遠(yuǎn)不要抱怨需要給別人的信息太多——太少嗎？是；太多嗎？不。

一條學(xué)習(xí)經(jīng)驗(yàn)：大約10年前，我設(shè)計(jì)一塊多層的表面貼電路板——板子的兩面都有元件。用很多螺釘將板子固定在一個(gè)鍍金的鋁制外殼中（因?yàn)橛泻車?yán)格的防震指標(biāo)）。提供偏置饋通的引腳穿過(guò)板子。該引腳是通過(guò)焊接線連接到PCB上的。這是一個(gè)很復(fù)雜的裝置。板子上的一些元件是用于測(cè)試設(shè)定（SAT）的。但是我已經(jīng)明確規(guī)定了這些元件的位置。你能猜出這些元件都安裝在什么地方嗎？對(duì)了，在板子的下面。當(dāng)產(chǎn)品工程師和技術(shù)員不得不將整個(gè)裝置拆開，完成設(shè)定后再將它們重新組裝的時(shí)候，顯得很不高興。從那以后我再也沒(méi)有犯過(guò)這種錯(cuò)誤了。

位置
正像在PCB中，位置決定一切。將一個(gè)電路放在PCB上的什么位置，將其具體的電路元件安裝在什么位置，以及其相鄰的其它電路是什么，這一切都非常重要。

通常，輸入、輸出和電源的位置是預(yù)先確定好的，但是它們之間的電路就需要“發(fā)揮各自的創(chuàng)造性”了。這就是為什么注意布線細(xì)節(jié)將產(chǎn)生巨大回報(bào)的原因。從關(guān)鍵元件的位置入手，根據(jù)具體電路和整個(gè)PCB來(lái)考慮。從一開始就規(guī)定關(guān)鍵元件的位置以及信號(hào)的路徑有助于確保設(shè)計(jì)達(dá)到預(yù)期的工作目標(biāo)。一次就得到正確的設(shè)計(jì)可以降低成本和壓力——也就縮短了開發(fā)周期。

旁路電源
在放大器的電源端旁路電源以便降低噪聲是PCB設(shè)計(jì)過(guò)程中一個(gè)很重要的方面——包括對(duì)高速運(yùn)算放大器還是其它的高速電路。旁路高速運(yùn)算放大器有兩種常用的配置方法。

電源端接地：這種方法在大多數(shù)情況下都是最有效的，采用多個(gè)并聯(lián)電容器將運(yùn)算放大器的電源引腳直接接地。一般說(shuō)來(lái)兩個(gè)并聯(lián)電容就足夠了——但是增加并聯(lián)電容器可能給某些電路帶來(lái)益處。

并聯(lián)不同的電容值的電容器有助于確保電源引腳在很寬的頻帶上只能看到很低的交流（AC）阻抗。這對(duì)于在運(yùn)算放大器電源抑制比（PSR）衰減頻率處尤其重要。該電容器有助于補(bǔ)償放大器降低的PSR。在許多十倍頻程范圍內(nèi)保持低阻抗的接地通路將有助于確保有害的噪聲不能進(jìn)入運(yùn)算放大器。圖1示出了采用多個(gè)并聯(lián)電容器的優(yōu)點(diǎn)。在低頻段，大的電容器提供低阻抗的接地通路。但是一旦頻率達(dá)到了它們自身的諧振頻率，電容器的容性就會(huì)減弱，并且逐漸呈現(xiàn)出感性。這就是為什么采用多個(gè)電容器是很重要的原因：當(dāng)一個(gè)電容器的頻率響應(yīng)開始下降時(shí)，另一個(gè)電容器的頻率響應(yīng)開始其作用，所以能在許多十倍頻程范圍內(nèi)保持很低的AC阻抗。

圖1. 電容器的阻抗與頻率的關(guān)系。

直接從運(yùn)算放大器的電源引腳入手；具有最小電容值和最小物理尺寸的電容器應(yīng)當(dāng)與運(yùn)算放大器置于PCB的同一面——而且盡可能靠近放大器。電容器的接地端應(yīng)該用最短的引腳或印制線直接連至接地平面。上述的接地連接應(yīng)該盡可能靠近放大器的負(fù)載端以便減小電源端和接地端之間的干擾。圖2示出了這種連接方法。

圖2. 旁路電源端和地的并聯(lián)電容器。

對(duì)于次大電容值的電容器應(yīng)該重復(fù)這個(gè)過(guò)程。最好從0.01 μF最小電容值開始放置，并且靠近放置一個(gè)2.2 μF（或大一點(diǎn)兒）的具有低等效串聯(lián)電阻（ESR）的電解電容器。采用0508外殼尺寸的0.01 μF電容器具有很低的串聯(lián)電感和優(yōu)良的高頻性能。

電源端到電源端：另外一種配置方法采用一個(gè)或多個(gè)旁路電容跨接在運(yùn)算放大器的正電源端和負(fù)電源端之間。當(dāng)在電路中配置四個(gè)電容器很困難的情況下通常采用這種方法。它的缺點(diǎn)是電容器的外殼尺寸可能增大，因?yàn)殡娙萜鲀啥说碾妷菏菃坞娫磁月贩椒ㄖ须妷褐档膬杀丁Ｔ龃箅妷壕托枰岣咂骷念~定擊穿電壓，也就是要增大外殼尺寸。但是，這種方法可以改進(jìn)PSR和失真性能。

因?yàn)槊糠N電路和布線都是不同的，所以電容器的配置、數(shù)量和電容值都要根據(jù)實(shí)際電路的要求而定。

寄生效應(yīng)
所謂寄生效應(yīng)就是那些溜進(jìn)你的PCB并在電路中大施破壞、頭痛令人、原因不明的小故障（按照字面意思）。它們就是滲入高速電路中隱藏的寄生電容和寄生電感。其中包括由封裝引腳和印制線過(guò)長(zhǎng)形成的寄生電感；焊盤到地、焊盤到電源平面和焊盤到印制線之間形成的寄生電容；通孔之間的相互影響，以及許多其它可能的寄生效應(yīng)。圖3（a）示出了一個(gè)典型的同相運(yùn)算放大器原理圖。但是，如果考慮寄生效應(yīng)的話，同樣的電路可能會(huì)變成圖3(b)那樣。

圖3. 典型的運(yùn)算放大器電路，（a）原設(shè)計(jì)圖，（b）考慮寄生效應(yīng)后的圖。

在高速電路中，很小的值就會(huì)影響電路的性能。有時(shí)候幾十個(gè)皮法（pF）的電容就足夠了。相關(guān)實(shí)例：如果在反相輸入端僅有1 pF的附加寄生電容，它在頻率域可以引起差不多2 dB的尖脈沖（見圖4）。如果寄生電容足夠大的話，它會(huì)引起電路的不穩(wěn)定和振蕩。

圖4. 由寄生電容引起的附加尖脈沖。

當(dāng)尋找有問(wèn)題的寄生源時(shí)，可能用得著幾個(gè)計(jì)算上述那些寄生電容尺寸的基本公式。公式（1）是計(jì)算平行極板電容器（見圖5）的公式。

?

(1)

?

C表示電容值，A表示以cm²為單位的極板面積，k表示PCB材料的相對(duì)介電常數(shù)，d表示以cm為單位的極板間距離。

圖5. 兩極板間的電容。

帶狀電感是另外一種需要考慮的寄生效應(yīng)，它是由于印制線過(guò)長(zhǎng)或缺乏接地平面引起的。式（2）示出了計(jì)算印制線電感（Inductance）的公式。參見圖6。

?

(2)

?

W表示印制線寬度，L表示印制線長(zhǎng)度，H表示印制線的厚度。全部尺寸都以mm為單位。

圖6. 印制線電感。

圖7中的振蕩示出了高速運(yùn)算放大器同相輸入端長(zhǎng)度為2.54 cm的印制線的影響。其等效寄生電感為29 nH（10－9H），足以造成持續(xù)的低壓振蕩，會(huì)持續(xù)到整個(gè)瞬態(tài)響應(yīng)周期。圖7還示出了如何利用接地平面來(lái)減小寄生電感的影響。

圖7. 有接地平面和沒(méi)有接地平面的脈沖響應(yīng)。

通孔是另外一種寄生源；它們能引起寄生電感和寄生電容。公式（3）是計(jì)算寄生電感的公式（參見圖8）。

?

(3)

?

T表示PCB的厚度，d表示以cm為單位的通孔直徑。

圖8. 通孔尺寸。

公式（4）示出了如何計(jì)算通孔（參見圖8）引起的寄生電容值。

[page_break]

ε_r表示PCB材料的相對(duì)磁導(dǎo)率。T表示PCB的厚度。D₁表示環(huán)繞通孔的焊盤直徑。D₂表示接地平面中隔離孔的直徑。所有尺寸均以cm為單位。在一塊0.157 cm厚的PCB上一個(gè)通孔就可以增加1.2 nH的寄生電感和0.5 pF的寄生電容；這就是為什么在給PCB布線時(shí)一定要時(shí)刻保持戒備的原因，要將寄生效應(yīng)的影響降至最小。

接地平面
實(shí)際上需要討論的內(nèi)容遠(yuǎn)不止本文提到的這些，但是我們會(huì)重點(diǎn)突出一些關(guān)鍵特性并鼓勵(lì)讀者進(jìn)一步探討這個(gè)題。本文的最后列出有關(guān)的參考文獻(xiàn)。

接地平面起到公共基準(zhǔn)電壓的作用，提供屏蔽，能夠散熱和減小寄生電感（但它也會(huì)增加寄生電容）的功能。雖然使用接地平面有許多好處，但是在實(shí)現(xiàn)時(shí)也必須小心，因?yàn)樗鼘?duì)能夠做的和不能夠做的都有一些限制。

理想情況下，PCB有一層應(yīng)該專門用作接地平面。這樣當(dāng)整個(gè)平面不被破壞時(shí)才會(huì)產(chǎn)生最好的結(jié)果。千萬(wàn)不要挪用此專用層中接地平面的區(qū)域用于連接其它信號(hào)。由于接地平面可以消除導(dǎo)體和接地平面之間的磁場(chǎng)，所以可以減小印制線電感。如果破壞接地平面的某個(gè)區(qū)域，會(huì)給接地平面上面或下面的印制線引入意想不到的寄生電感。

因?yàn)榻拥仄矫嫱ǔ＞哂泻艽蟮谋砻娣e和橫截面積，所以使接地平面的電阻保持最小值。在低頻段，電流會(huì)選擇電阻最小的路徑，但是在高頻段，電流會(huì)選擇阻抗最小的路徑。

然而也有例外，有時(shí)候小的接地平面會(huì)更好。如果將接地平面從輸入或者輸出焊盤下挪開，高速運(yùn)算放大器會(huì)更好地工作。因?yàn)樵谳斎攵说慕拥仄矫嬉氲募纳娙荩黾恿诉\(yùn)算放大器的輸入電容，減小了相位裕量，從而造成不穩(wěn)定性。正如在寄生效應(yīng)一節(jié)的討論中所看到的，運(yùn)算放大器輸入端1 pF的電容能引起很明顯的尖脈沖。輸出端的容性負(fù)載——包括寄生的容性負(fù)載——造成了反饋環(huán)路中的極點(diǎn)。這會(huì)降低相位裕量并造成電路變得不穩(wěn)定。

如果有可能的話，模擬電路和數(shù)字電路——包括各自的地和接地平面——應(yīng)該分開。快速的上升沿會(huì)造成電流毛刺流入接地平面。這些快速的電流毛刺引起的噪聲會(huì)破壞模擬性能。模擬地和數(shù)字地（以及電源）應(yīng)該被連接到一個(gè)共用的接地點(diǎn)以便降低循環(huán)流動(dòng)的數(shù)字和模擬接地電流和噪聲。

在高頻段，必須考慮一種稱為“趨膚效應(yīng)”的現(xiàn)象。趨膚效應(yīng)會(huì)引起電流流向?qū)Ь€的外表面——結(jié)果會(huì)使得導(dǎo)線的橫截面變窄，因此使直流（DC）電阻增大。雖然趨膚效應(yīng)超出了本文討論的范圍，這里還是給出銅線中趨膚深度(Skin Depth)的一個(gè)很好的近似公式（以cm為單位）：

?

(5)

?

低靈敏度的電鍍金屬有助于減小趨膚效應(yīng)。

封裝
運(yùn)算放大器通常采用不同的封裝形式。所選的封裝會(huì)影響放大器的高頻性能。主要的影響包括寄生效應(yīng)（前面提到的）和信號(hào)路徑。這里我們集中討論放大器的路徑輸入、輸出和電源。

圖9示出了采用SOIC封裝（a）和SOT-23封裝（b）的運(yùn)算放大器之間的布線區(qū)別。每種封裝都有它自身的一些問(wèn)題。重點(diǎn)看（a），仔細(xì)觀察反饋路徑就發(fā)現(xiàn)有多種方法連接反饋。最重要的是保證印制線長(zhǎng)度最短。反饋路徑中的寄生電感會(huì)引起振鈴和過(guò)沖。在圖9（a）和9（b）中，環(huán)繞放大器連接反饋路徑。圖9（c）示出了另外一種方法——在SOIC封裝下面連接反饋路徑——這樣就減小了反饋路徑的長(zhǎng)度。每種方法都有細(xì)微的差別。第一種方法會(huì)導(dǎo)致印制線過(guò)長(zhǎng)，會(huì)增大串聯(lián)電感。第二種方法采用了通孔，會(huì)引起寄生電容和寄生電感。在給PCB布線時(shí)必須要考慮這些寄生效應(yīng)的影響及其隱含的問(wèn)題。SOT-23布線差幾乎是最理想的：反饋印制線長(zhǎng)度最短，而且很少利用通孔；負(fù)載和旁路電容從很短的路徑返回到相同的地線連接；正電源端的電容（圖9（b）中未示出）直接放在在PCB的背面的負(fù)電源電容的下面。

圖9. 同一運(yùn)算放大器電路的布線區(qū)別。（a）SOIC封裝，（b）SOT-23封裝，（c）在PCB下面采用RF的SOIC封裝。

低失真放大器的引腳排列：ADI公司提供的一些運(yùn)算放大器（例如AD8045¹）采用了一種新的低失真引腳排列，有助于消除上面提及的兩個(gè)問(wèn)題；而且它還提高了其它兩個(gè)重要方面的性能。LFCSP的低失真引腳排列，如圖10所示，將傳統(tǒng)運(yùn)算放大器的引腳排列按著逆時(shí)針?lè)较蛞苿?dòng)一個(gè)引腳并且增加了一個(gè)輸出引腳作為專用的反饋引腳。

圖10. 采用低失真引腳排列的運(yùn)算放大器。

低失真引腳排列允許輸出引腳（專用反饋引腳）和反相輸入引腳之間可以靠近連接，如圖11所示。這樣極大地簡(jiǎn)化和改善了布線。

圖11. AD8045低失真運(yùn)算放大器的PCB布線。

這種引腳排列還有一個(gè)好處就是降低了二次諧波失真。傳統(tǒng)運(yùn)算放大器的引腳配置中引起二次諧波失真的一個(gè)原因是同相輸入和負(fù)電源引腳之間的耦合作用。LFCSP封裝的低失真引腳排列消除了這種耦合所以極大地降低了二次諧波失真；在有些情況下最多可降低14 dB。圖12示出了AD8099²采用SOIC封裝和LFCSP封裝失真性能的差別。

這種封裝還有一個(gè)好處——功耗低。LFCSP封裝有一個(gè)裸露的焊盤，它降低了封裝的熱阻，從而能改善θ_JA值約40%。因?yàn)榻档土藷嶙瑁越档土似骷墓ぷ鳒囟龋簿拖喈?dāng)于提高可靠性。

圖12 . AD8099不同封裝失真性能對(duì)比——相同的運(yùn)算放大器采用SOIC和LFCSP封裝。

目前，ADI公司提供采用新的低失真引腳排列三種高速運(yùn)算放大器：AD8045，AD8099和AD8000³。

布線和屏蔽
PCB上存在各種各樣的模擬和數(shù)字信號(hào)，包括從高到低的電壓或電流，從DC到GHz頻率范圍。保證這些信號(hào)不相互干擾是非常困難的。

回顧前面“誰(shuí)都別信”部分的建議，最關(guān)鍵的是預(yù)先思考并且為了如何處理PCB上的信號(hào)制定出一個(gè)計(jì)劃。重要的是注意哪些信號(hào)是敏感信號(hào)并且確定必須采取何種措施來(lái)保證信號(hào)的完整性。接地平面為電信號(hào)提供一個(gè)公共參考點(diǎn)，也可以用于屏蔽。如果需要進(jìn)行信號(hào)隔離，首先應(yīng)該在信號(hào)印制線之間留出物理距離。下面是一些值得借鑒的實(shí)踐經(jīng)驗(yàn)：

• 減小同一PCB中長(zhǎng)并聯(lián)線的長(zhǎng)度和信號(hào)印制線間的接近程度可以降低電感耦合。
• 減小相鄰層的長(zhǎng)印制線長(zhǎng)度可以防止電容耦合。
• 需要高隔離度的信號(hào)印制線應(yīng)該走不同的層而且——如果它們無(wú)法完全隔離的話——應(yīng)該走正交印制線，而且將接地平面置于它們之間。正交布線可以將電容耦合減至最小，而且地線會(huì)形成一種電屏蔽。在構(gòu)成控制阻抗印制線時(shí)可以采用這種方法。

高頻（RF）信號(hào)通常在控制阻抗印制線上流動(dòng)。就是說(shuō)，該印制線保持一種特征阻抗，例如50Ω（RF應(yīng)用中的典型值）。兩種最常見的控制阻抗印制線，微帶線⁴和帶狀線⁵都可以達(dá)到類似的效果，但是實(shí)現(xiàn)的方法不同。

微帶控制阻抗印制線，如圖13所示，可以用在PCB的任意一面；它直接采用其下面的接地平面作為其參考平面。

圖13. 微帶傳輸線。

公式（6）可以用于計(jì)算一塊FR4板的特征阻抗。

?

(6)

?

H表示從接地平面到信號(hào)印制線之間的距離，W表示印制線寬度，T表示印制線厚度；全部尺寸均以密耳（mils）（10^-3英寸）為單位。ε_r表示PCB材料的介電常數(shù)。

帶狀控制阻抗印制線（參見圖14）采用了兩層接地平面，信號(hào)印制線夾在其中。這種方法使用了較多的印制線，需要的PCB層數(shù)更多，對(duì)電介質(zhì)厚度變化敏感，而且成本更高——所以通常只用于要求嚴(yán)格的應(yīng)用中。

圖14. 帶狀控制阻抗印制線。

用于帶狀線的特征阻抗計(jì)算公式如公式（7）所示。

?

(7)

?

保護(hù)環(huán)，或者說(shuō)“隔離環(huán)”，是運(yùn)算放大器常用的另一種屏蔽方法，它用于防止寄生電流進(jìn)入敏感結(jié)點(diǎn)。其基本原理很簡(jiǎn)單——用一條保護(hù)導(dǎo)線將敏感結(jié)點(diǎn)完全包圍起來(lái)，導(dǎo)線保持或者迫使它保持（低阻抗）與敏感結(jié)點(diǎn)相同的電勢(shì)，因此使吸收的寄生電流遠(yuǎn)離了敏感結(jié)點(diǎn)。圖15（a）示出了用于運(yùn)算放大器反相配置和同相配置中的保護(hù)環(huán)的原理圖。圖15（b）示出用于SOT-23-5封裝中兩種保護(hù)環(huán)的典型布線方法。

圖15. 保護(hù)環(huán)。（a）反相和同相工作。（b）SOT-23-5封裝。

還有很多其它的屏蔽和布線方法。欲獲得有關(guān)這個(gè)問(wèn)題和上述其它題目的更多信息，建議讀者閱讀下列參考文獻(xiàn)。

結(jié)論
高水平的PCB布線對(duì)成功的運(yùn)算放大器電路設(shè)計(jì)是很重要的，尤其是對(duì)高速電路。一個(gè)好原理圖是好的布線的基礎(chǔ)；電路設(shè)計(jì)工程師和布線設(shè)計(jì)工程師之間的緊密配合是根本，尤其是關(guān)于器件和接線的位置問(wèn)題。需要考慮的問(wèn)題包括旁路電源，減小寄生效應(yīng)，采用接地平面，運(yùn)算放大器封裝的影響，以及布線和屏蔽的方法。

深入閱讀資料
Ardizzoni, John, “Keep High-Speed Circuit-Board Layout on Track,” EE Times, May 23, 2005.
Brokaw, Paul, “An IC Amplifier User’s Guide to Decoupling, Grounding, and Making Things Go Right for a Change,” Analog Devices Application Note AN-202.
Brokaw, Paul and Jeff Barrow, “Grounding for Low- and High-Frequency Circuits,” Analog Devices Application Note AN-345.
Buxton, Joe, “Careful Design Tames High-Speed Op Amps,” Analog Devices Application Note AN-257.
DiSanto, Greg, “Proper PC-Board Layout Improves Dynamic Range,” EDN, November 11, 2004.
Grant,Doug and Scott Wurcer,“Avoiding Passive-Component Pitfalls,” Analog Devices Application Note AN-348.
Johnson, Howard W. and Martin Graham, High-Speed Digital Design, a Handbook of Black Magic, Prentice Hall, 1993.
Jung, Walt, ed., Op Amp Applications Handbook,Elsevier-Newnes, 2005.

?

?